PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-165551

(43)Date of publication of application: 11.06.1992

(51)Int.CI.

G06F 13/00 G06F 13/28

(21)Application number: 02-292914

(71)Applicant: NEC ENG LTD

(22)Date of filing:

30.10.1990


(72)Inventor: HIROMORI HIDESHI

(54) DATA RECEIVING CONTROL SYSTEM FOR SERIAL DATA CONTROLLER

(57)Abstract:

PURPOSE: To improve the throughput by stopping a transfer after the succeeding receiving data DMA transfer by a character counter storage portion and informing an arrival of receiving data, in the case a text conclusion character in data in the course of DMA transfer is confirmed.

CONSTITUTION: This system is provided with a data informing means 8 for comparing a character in data in the course of DMA transfer and a text conclusion character stored in a character buffer 9, stopping the DMA transfer after the DMA transfer of the succeeding receiving data by a piece number portion stored in a character counter in the case of coincidence as a result of comparison, and informing an arrival of the receiving data to a host processor 1. In such a way, the through-put of the host processor can be improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

① 特許出願公開

◎ 公開特許公報(A) 平4-165551

Solnt.Cl. 5

Y

)

識別配号

庁内整理番号

個公開 平成4年(1992)6月11日

G 06 F 13/00 13/28 353 S 310 E 7368-5B 7052-5B

審査請求 未請求 請求項の数 1 (全3頁)

❷発明の名称

シリアルデータコントローラのデータ受信制御方式

命特 顧 平2-292914

@出 願 平2(1990)10月30日

 秀 史

東京都港区西新橋3丁目20番4号 日本電気エンジニアリ

ング株式会社内

の出 顕 人 日本電気エンジニアリ

東京都港区西新橋3丁目20番4号

ング株式会社

份代 理 人 弁理士 内 原 晋

明 細 害

発明の名称

シリアルデータコントローラのデータ受信制御 方式

特許雄求の証囲

発明の詳細な説明

〔産業上の利用分野〕

本発明はシリアルデータコントローラのデータ 受信制御方式に関する。

〔従来の技術〕

従来のシリアルデータコントローラのデータ受信制御方式は、テキストの終結キャラクタに後続 してデータ伝送上の誤り検出符号を付加したテキ スト形式を有するデータを受信する場合、シリアルデータコントローラから 1 文字受信完了ごとにホストプロセッサへデータの到着とデータ内容を通知していた。

この通知ホストプロセッサが検出し、テキスト 終結キャラクタに後続する誤り検出符号を受信す るまでホストプロセッサが管理するメモリ上へ展 関し、受信データのピット落ち等の誤りを検査 し、テキストデータを処理していた。

また、従来のDMA制御方式では、特定された終結キャラクタ受信後に、DMAを停止することは可能であるが、終結キャラクタに後続する誤り 検出符号を受信することは不可能であった。

[発明が解決しようとする課題]

上述した従来のシリアルデータコントローラのデータ受信制御方式では、DMAを使用できず、ホストプロセッサが1文字受信完了ごとに動作するために、ホストプロセッサのスループットが著しく低下するという欠点がある。

[課題を解決するための手段]

キャラクタカウンタに記憶された個数分だけ後続の受信データDMA転送後に前記DMA転送を停止し、前記ホストプロセッサに前記受信データの 到替を通知するデータ通知手段を有している。 (実施例)

次に、本発明について図面を参照して説明す

第1図は本発明の一実施例を示すプロック図、 第2図は本実施例における受信データのフォーマットを示す図である。

第1図において、本実施例はホストナ 3 を 4 が 2 ステムパス 2 を 4 年 由 して メモリ 3 を 4 年 ローラ 1 2 を 4 年 ローラ 1 2 を 4 年 ローラ 1 2 を 4 年 ローラ 2 で 4 年 ローリーパック 1 2 に で 4 年 ローリーパック 1 3 と 、 パラレルデータ を で 4 年 カース を 3 御 する 2 ステムイン タフェスを 3 御 する 2 ステムイン タフェスを 3 御 する 2 ステムイン タフェストプロスを 6 データを 受信パッファ 1 3 からホスト

本発明のシリアルデータコントローラのデータ 受信制御方式は、シリアルデータコントローラか らホストプロセッサ管理のメモリ空間へデータを 受信するシリアルデータコントローラのデータ受 信制御方式において、回線を介して受信する受信 アータのシリアルアータをパラビルデータに変換 するレシーパと、前記パラレルデータを一時格納 する受信パッファと、前記ホストプロセッサとの インタフェースを制御するシステムインタフェー スと、前記受信データを前記受信パッファから 前記ホストプロセッサ管理の前記メモリ空間へ DMA転送するDMAコントローラと、予め定め られた複数のテキスト終結文字を記憶するキャラ クタバッファと、前記テキスト終結文字受信後の 前記DMA伝送対象の文字総数を記憶するキャラ クタカウンタと、前記シリアルデータ全般の受信 を制御する内部コントローラとを有して構成さ れ、前記DMA転送中のデータ内のキャラクタと 前記キャラクタパッファに記憶された前記テキス ト終結文字とを比較し、比較一致した場合に前記

次に、本実施例の動作について第1図、第2図を併用して説明する。

まず、ホストプロセッサ1は、メモリ3内のDMA転送領域14の開始アドレスと領域サイズをDMAコントローラ5に、テキスト終結文字をキャラクタパッファ9に、誤り検出符号の文字総

数をキャラクタカウンタ10に登録し、シリアル データコントローラ12に受信関始要求をする。

受信開始要求を受信したシリアルデータコントローラ12は回線からのシリアルデータの受信を開始する。レシーバ11を通過してきたシリアルデータはパラレルデータに変換され、受信パッファ13に一時転送され、内部プロセッサ8の指示でDMAコントローラ5が動作し、DMA転送領域14へ転送される。

内部プロセッサ8は、受信バッファ13に転送された受信データとキャラクタバッファ9に予め登録されたテキスト終結文字とを比較し、異なる場合にはDMA転送領域14へ転送するようにDMAコントローラ5に指示する。

受信データとテキスト終結文字が一致した場合、内部プロセッサ8はキャラクタパッファ 1 0 に登録された個数分の後続データを受信パッファ 1 3 経由でDMA転送領域 1 4 へ転送させた後、DMA転送を停止させ、また同時に、ホストプロセッサ 1 へ受信データDMA転送領域 1 4 へ格納

するデータ通知手段を有することにより、DMA 転送が可能になり、ホストプロセッサの負荷が著 しく向上し、システム全体のスループットを従来 より向上させる効果がある。

図面の簡単な説明

第1図は本発明の一実施例を示すブロック図、 第2図は本実施例における受信データのフォーマットを示す図である。


1 … ホストプロセッサ、2 … システムパス、3 … メモリ、4 … システムインタフェース、5 … DMAコントローラ、6 … 内部パス、7 … 内部コントローラ、8 … 内部プロセッサ、 8 … キャラクタパッファ、10 … キャラクタカウンタ、11 … レシーパ、12 … シリアルデータコントローラ、13 … 受信パッファ、14 … DMA 転送領域。

代理人 弁理士 内 原 音

完了したことを通知する。

(発明 効果)

以上説明したように本発明は、回線を介して受 信する受信データのシリアルデータをパラレルデ ータに変換するレシーパと、パラレルデータを一 時格納する受信パッファと、ホストプロセッサと のインクフェースを創御するシステムインタフェ ースと、受信データを受信パップァからホスト プロセッサ管理のメモリ空間へDMA転送する DMAコントローラと、予め定められた複数のテ キスト終結文字を記憶するキャラクタバッファ と、テキスト終結文字受信後のDMA転送対象の 文字は数を記憶するキャラクタカウンタと、シリ アルデータ全般の受信を制御する内部コントロー ラとを有して構成され、 DMA転送中のデータ内 のキャラクタとキャラクタパッファに記憶された テキスト終結文字とを比較し、比較一致した場合 にキャラクタカウンタに配憶された個数分だけ後 統の受信データDMA転送後にDMA転送を停止 し、ホストプロセッサに受信データの到着を通知



	•	
利用	ラキブト デーク	五年(名) 起降

第7图